邏輯閘- 维基百科，自由的百科全书

逻辑门是在集成電路上的基本組件。

简单的邏輯閘可由晶体管组成。

這些晶体管的组合可以使代表两种 ... 基本逻辑门 ... 符號表编辑. 邏輯閘 维基百科，自由的百科全书 跳到导航 跳到搜索 基本逻辑门 緩衝 非 与 与非 或 或非 异或 同或 蘊含 蘊含非 逻辑门是在集成電路上的基本組件。

简单的邏輯閘可由晶体管组成。

這些晶体管的组合可以使代表两种信号的高低电平在通过它们之后产生高电平或者低电平的信号。

高、低电平可以分别代表逻辑上的“真”与“假”或二进制当中的1和0，从而实现邏輯运算。

常见的逻辑门包括與閘，或閘，非閘，異或閘（也稱：互斥或）等等。

逻辑门是組成數字系統的基本結構，通常组合使用實現更為複雜的邏輯運算。

一些廠商通過邏輯門的組合生產一些實用、小型、集成的產品，例如可程式邏輯裝置等。

目录 1符號表 2通用邏輯閘 3参考文献 4外部連結 符號表[编辑] 同步型4位元計數器(74LS192)以ANSI/IEEEStd.91-1984和IECPublication60617-12表示 常用的邏輯閘有兩種常用的表示法，他們皆由ANSI（美國國家標準協會）／IEEE（電機電子工程師學會）Std91-1984跟作為其補充的ANSI／IEEEStd91a-1991。

「特殊形狀符號」是用過去電路簡圖為基礎以及50年代、60年代MIL-STD-806作衍生；有時也被描述成「軍事」，而這個也反映了它的起源。

「IEC矩形國標符號」是以ANSIY32.14跟一些早期工業用的符號為基礎，再重新由IEEE跟IEC（國際電工委員會）做微調而成；在每個符號中皆可以發現有矩形的外框圍著所代表的字，且相較於舊的表示法，他可以涵蓋更多的邏輯閘[1]。

ICE的標準也被轉換成其他的表示法，像是歐洲的EN（歐洲標準委員會）60617-12:1999、英國的BS（英语：BritishStandard）（由英國標準學會制定）EN60617-12:1999跟德國的DINEN60617-12:1998。

IEEEStd91-1984跟IEC60617-12的共同目標是提供一套有系統符號來描述複雜的邏輯功能跟數位電路。

這些邏輯的功能相較於AND閘和OR閘更加的複雜，例如中等大小的4位元計數器或大型的微處理器。

IEC617-12以及接替他的IEC60617-12沒有很明確的標示出「特殊形狀符號」，但是不可能不使用他們[1]。

然而在ANSI／IEEE91和ANSI／IEEE91a有提到：「根據IEC刊物第617期的第12部分指出特殊形狀符號不會優先使用，但也沒有和特殊形狀符號有衝突」。

IEC60617-12則包含了相應的說明（在第2.1節）：「即使非優先使用，使用其他由國家標準認可的符號-特殊形狀符號，不應被認為和這個標準有衝突。

在使用其他特殊形狀符號，以形成複數符號（例如使用如嵌入的符號）不應被鼓勵」。

這項妥協方案使的IEEE跟IEC協會各自遵守他們的標準。

第三種表示法比較廣泛用在歐洲，尤其是歐洲的學術界；可以參見"DIN40700"於德文版的此條目。

在1980年代，示意圖成為主要的方式用來設計印刷電路板以及客製化IC（例如邏輯陣列）。

而現在，客製化IC和現場可程式邏輯門陣列（field-programmablegatearray）通常是用硬體描述語言（HardwareDescriptionLanguages）（HDL）suchasVerilogorVHDL來做設計。

類型 ANSI及IEEE標準 IEC標準 名称 短釋 邏輯函數表示 真值表 AND 「与」门╱「及」閘╱「且」閘 所有輸入為高時，才會有高的輸出。

一低出低。

A ⋅ B {\displaystyleA\cdotB} 输入 输出 A B A AND B 0 0 0 0 1 0 1 0 0 1 1 1 AND有0則0 OR 「或」门/「或」閘 所有输入为低时，才会有低的输出。

一高出高。

A + B {\displaystyleA+B\,} 输入 输出 A B AORB 0 0 0 0 1 1 1 0 1 1 1 1 OR有1則1 NOT 「非」门╱反相器╱「反」閘╱逆變器 輸入的高低狀態會逆轉。

A ¯ {\displaystyle{\bar{A}}} 输入 输出 A NOTA 0 1 1 0 在電子領域中，NOT閘也常常被稱為Inverter。

符號的後面常常被稱為泡泡，這個泡泡常被用來表示外部邏輯狀態及內部邏輯狀態（氣泡右側及氣泡左側）的否定關係（1變0、0變1）。

在電路圖中，一定需要定義0和1的狀態，通常高電位=1（=5V）,低電位=0（=GND）；當然有些時候如果我們要將高電位設為0時，可以直接在電路圖中說明，這稱為直接極性指示，可以參見IEEEStd91／91A跟IEC60617-12，兩者表示法中泡泡跟電路圖中的說明可以在使用特殊形狀符號及矩形國標符號的電路圖中使用，但是純邏輯電路圖只有泡泡可以使用。

NAND 「与非」门╱「反及」閘╱「非與」閘╱「反且」閘 所有输入为高时，才会有低的输出。

一低出高。

A ⋅ B ¯ {\displaystyle{\overline{A\cdotB}}} 输入 输出 A B ANANDB 0 0 1 0 1 1 1 0 1 1 1 0 NOR 「或非」门╱「反或」閘╱「非或」閘╱「反或」閘 所有输入为低时，才会有高的输出。

一高出低。

A + B ¯ {\displaystyle{\overline{A+B}}} 输入 输出 A B A NOR B 0 0 1 0 1 0 1 0 0 1 1 0 XOR 「异或」门╱「互斥或」閘 只有其中一个输入为高时，输出为高；否则为低。

A ⊕ B {\displaystyleA\oplusB} 输入 输出 A B A XOR B 0 0 0 0 1 1 1 0 1 1 1 0 XOR閘(exclusive-OR)的輸出為1只有當兩個輸入是不同的狀態；反之當兩者輸入為相同的，輸出為0，不論輸入為0或1。

如果有超過兩個輸入的話，當輸入端為1的數目是奇數。

實際使用上，這些閘是由更基本的邏輯閘組合成的。

XNOR 「同或」门╱「反互斥或」閘╱「互斥反或」閘╱「互斥或非」閘 只有其中一个输入为高时，输出为低；否则为高。

A ⊕ B ¯ {\displaystyle{\overline{A\oplusB}}} 或 A ⊙ B {\displaystyle{A\odotB}} 输入 输出 A B AXNOR B 0 0 1 0 1 0 1 0 0 1 1 1 BUF 「是」门╱同相器╱「同」閘╱中繼器 輸出一個與輸入相同的高低狀態。

A {\displaystyleA} 输入 输出 A BUFA 0 0 1 1 IMPLY 「蘊含」门╱「蘊含」閘 如果第一輸入為低時，輸出高，否則輸出與第二輸入相同的高低狀態。

A → B {\displaystyleA\toB} 输入 输出 A B AIMPLYB 0 0 1 0 1 1 1 0 0 1 1 1 NIMPLY 「蘊含非」门╱「蘊含非」閘 如果第一輸入為低時，輸出低，否則輸出與第二輸入相反的高低狀態。

A → B ¯ {\displaystyle{\overline{A\toB}}} 或 ¬ ( a → b ) {\displaystyle\lnot(a\tob)} 输入 输出 A B ANIMPLYB 0 0 0 0 1 0 1 0 1 1 1 0 通用邏輯閘[编辑] 参见：自足算子 查爾斯·桑德斯·皮爾士(1880–81的冬天)指出NOR閘可以單獨使用(或者NAND閘也可以)來產生其他邏輯閘的所有功能，不過他的這個研究一直到1933年才發表。

[2]在1913年，HenryM.Sheffer第一個發表NAND閘可以做出全部的功能的證明，也因此NAND閘的邏輯運算有時候也稱為謝費爾豎線(Shefferstroke)；NOR閘有時叫Peirce'sarrow。

[3]所以這些閘有時候叫做通用邏輯閘 参考文献[编辑] ^1.01.1OverviewofIEEEStandard91-1984ExplanationofLogicSymbols（页面存档备份，存于互联网档案馆）,Doc.No.SDYZ001A,TexasInstrumentsSemiconductorGroup,1996 ^Peirce,C.S.(manuscriptwinterof1880–81),"ABooleanAlgebrawithOneConstant",published1933inCollectedPapersv.4,paragraphs12–20.Reprinted1989inWritingsofCharlesS.Peircev.4,pp.218-21,GooglePreview（页面存档备份，存于互联网档案馆）.SeeRoberts,DonD.(2009),TheExistentialGraphsofCharlesS.Peirce,p.131. ^HansKleineBüning;TheodorLettmann.Propositionallogic:deductionandalgorithms.CambridgeUniversityPress.1999:2[2016-03-05].ISBN 978-0-521-63017-7.（原始内容存档于2021-04-26）.  外部連結[编辑] 「非」閘Java模擬（页面存档备份，存于互联网档案馆） 查论编数字电路概念 数字信号 布尔代数 開關 组合逻辑电路 时序逻辑电路 同步 異步 真值表 卡诺图 有限状态机 米利机 摩尔机 硬件模块 邏輯閘 与 或 非 同 与非 或非 异或 同或 蘊含 TTL 74190 CMOS 加法器 乘法器 编码器 译码器 数据选择器 锁存器 寄存器 触发器 RS D JK T 儲存裝置 ROM RAM 類比數位轉換器 數位類比轉換器 IC、VLSI 定制程度（半、全） PLD PAL PLA GAL CPLD FPGA ASIC 设计 验证 电子设计自动化（EDA） 硬件描述语言 Verilog VHDL 逻辑综合 硬件验证语言 SystemVerilog 查论编数字系统组件逻辑门 ·数字电路 ·集成电路(IC)理论布尔逻辑 ·數位訊號處理 ·计算机系统结构应用數位音訊 ·數位摄影 ·数字视频 规范控制 GND:4135908-2 NDL:01088538 取自“https://zh.wikipedia.org/w/index.php?title=邏輯閘&oldid=71245657” 分类：​电路数字电子集成電路隐藏分类：​包含GND标识符的维基百科条目包含NDL标识符的维基百科条目 导航菜单 个人工具 没有登录讨论贡献创建账号登录 命名空间 条目讨论 不转换 不转换简体繁體大陆简体香港繁體澳門繁體大马简体新加坡简体臺灣正體 查看 阅读编辑查看历史 更多 搜索 导航 首页分类索引特色内容新闻动态最近更改随机条目资助维基百科 帮助 帮助维基社群方针与指引互助客栈知识问答字词转换IRC即时聊天联络我们关于维基百科 工具 链入页面相关更改上传文件特殊页面固定链接页面信息引用本页维基数据项目 打印/导出 下载为PDF打印页面 在其他项目中 维基共享资源 其他语言 AfrikaansአማርኛالعربيةAzərbaycancaБългарскиবাংলাBosanskiCatalàČeštinaDanskDeutschΕλληνικάEnglishEspañolEestiEuskaraEstremeñuفارسیSuomiFrançaisGalegoעבריתहिन्दीHrvatskiMagyarՀայերենBahasaIndonesiaÍslenskaItaliano日本語ქართული한국어KurdîLatinaLombardLietuviųLatviešuМакедонскиമലയാളംBahasaMelayuNederlandsNorskbokmålਪੰਜਾਬੀPolskiPortuguêsRomânăРусскийSrpskohrvatski/српскохрватскиසිංහලSimpleEnglishSlovenčinaChiShonaСрпски/srpskiSvenskaதமிழ்ไทยTürkçeУкраїнськаTiếngViệtWinaray吴语文言粵語 编辑链接