邏輯閘- 维基百科，自由的百科全书

逻辑门是在集成電路上的基本組件。

简单的邏輯閘可由晶体管组成。

這些晶体管的组合可以使代表两种信号的高低电平在通过它们之后产生高电平或者低电平的信号。

邏輯閘 維基百科，自由的百科全書 跳至導覽 跳至搜尋 基本邏輯閘 緩衝 非 與 與非 或 或非 互斥或 同或 蘊含 蘊含非 邏輯閘是在積體電路上的基本組件。

簡單的邏輯閘可由電晶體組成。

這些電晶體的組合可以使代表兩種訊號的高低電平在通過它們之後產生高電平或者低電平的訊號。

高、低電平可以分別代表邏輯上的「真」與「假」或二進位當中的1和0，從而實現邏輯運算。

常見的邏輯閘包括與閘，或閘，非閘，互斥或閘（也稱：互斥或）等等。

邏輯閘是組成數字系統的基本結構，通常組合使用實現更為複雜的邏輯運算。

一些廠商通過邏輯閘的組合生產一些實用、小型、集成的產品，例如可程式邏輯裝置等。

目次 1符號表 2通用邏輯閘 3參考文獻 4外部連結 符號表[編輯] 同步型4位元計數器(74LS192)以ANSI/IEEEStd.91-1984和IECPublication60617-12表示 常用的邏輯閘有兩種常用的表示法，他們皆由ANSI（美國國家標準協會）／IEEE（電機電子工程師學會）Std91-1984跟作為其補充的ANSI／IEEEStd91a-1991。

「特殊形狀符號」是用過去電路簡圖為基礎以及50年代、60年代MIL-STD-806作衍生；有時也被描述成「軍事」，而這個也反映了它的起源。

「IEC矩形國標符號」是以ANSIY32.14跟一些早期工業用的符號為基礎，再重新由IEEE跟IEC（國際電工委員會）做微調而成；在每個符號中皆可以發現有矩形的外框圍著所代表的字，且相較於舊的表示法，他可以涵蓋更多的邏輯閘[1]。

ICE的標準也被轉換成其他的表示法，像是歐洲的EN（歐洲標準委員會）60617-12:1999、英國的BS（英語：BritishStandard）（由英國標準學會制定）EN60617-12:1999跟德國的DINEN60617-12:1998。

IEEEStd91-1984跟IEC60617-12的共同目標是提供一套有系統符號來描述複雜的邏輯功能跟數位電路。

這些邏輯的功能相較於AND閘和OR閘更加的複雜，例如中等大小的4位元計數器或大型的微處理器。

IEC617-12以及接替他的IEC60617-12沒有很明確的標示出「特殊形狀符號」，但是不可能不使用他們[1]。

然而在ANSI／IEEE91和ANSI／IEEE91a有提到：「根據IEC刊物第617期的第12部分指出特殊形狀符號不會優先使用，但也沒有和特殊形狀符號有衝突」。

IEC60617-12則包含了相應的說明（在第2.1節）：「即使非優先使用，使用其他由國家標準認可的符號-特殊形狀符號，不應被認為和這個標準有衝突。

在使用其他特殊形狀符號，以形成複數符號（例如使用如嵌入的符號）不應被鼓勵」。

這項妥協方案使的IEEE跟IEC協會各自遵守他們的標準。

第三種表示法比較廣泛用在歐洲，尤其是歐洲的學術界；可以參見"DIN40700"於德文版的此條目。

在1980年代，示意圖成為主要的方式用來設計印刷電路板以及客製化IC（例如邏輯陣列）。

而現在，客製化IC和現場可程式邏輯閘陣列（field-programmablegatearray）通常是用硬體描述語言（HardwareDescriptionLanguages）（HDL）suchasVerilogorVHDL來做設計。

類型 ANSI及IEEE標準 IEC標準 名稱 短釋 邏輯函數表示 真值表 AND 「與」門╱「及」閘╱「且」閘 所有輸入為高時，才會有高的輸出。

一低出低。

A ⋅ B {\displaystyleA\cdotB} 輸入 輸出 A B A AND B 0 0 0 0 1 0 1 0 0 1 1 1 AND有0則0 OR 「或」門/「或」閘 所有輸入為低時，才會有低的輸出。

一高出高。

A + B {\displaystyleA+B\,} 輸入 輸出 A B AORB 0 0 0 0 1 1 1 0 1 1 1 1 OR有1則1 NOT 「非」門╱反相器╱「反」閘╱變流器 輸入的高低狀態會逆轉。

A ¯ {\displaystyle{\bar{A}}} 輸入 輸出 A NOTA 0 1 1 0 在電子領域中，NOT閘也常常被稱為Inverter。

符號的後面常常被稱為泡泡，這個泡泡常被用來表示外部邏輯狀態及內部邏輯狀態（氣泡右側及氣泡左側）的否定關係（1變0、0變1）。

在電路圖中，一定需要定義0和1的狀態，通常高電位=1（=5V）,低電位=0（=GND）；當然有些時候如果我們要將高電位設為0時，可以直接在電路圖中說明，這稱為直接極性指示，可以參見IEEEStd91／91A跟IEC60617-12，兩者表示法中泡泡跟電路圖中的說明可以在使用特殊形狀符號及矩形國標符號的電路圖中使用，但是純邏輯電路圖只有泡泡可以使用。

NAND 「與非」門╱「反及」閘╱「非與」閘╱「反且」閘 所有輸入為高時，才會有低的輸出。

一低出高。

A ⋅ B ¯ {\displaystyle{\overline{A\cdotB}}} 輸入 輸出 A B ANANDB 0 0 1 0 1 1 1 0 1 1 1 0 NOR 「或非」門╱「反或」閘╱「非或」閘╱「反或」閘 所有輸入為低時，才會有高的輸出。

一高出低。

A + B ¯ {\displaystyle{\overline{A+B}}} 輸入 輸出 A B A NOR B 0 0 1 0 1 0 1 0 0 1 1 0 XOR 「互斥或」門╱「互斥或」閘 只有其中一個輸入為高時，輸出為高；否則為低。

A ⊕ B {\displaystyleA\oplusB} 輸入 輸出 A B A XOR B 0 0 0 0 1 1 1 0 1 1 1 0 XOR閘(exclusive-OR)的輸出為1隻有當兩個輸入是不同的狀態；反之當兩者輸入為相同的，輸出為0，不論輸入為0或1。

如果有超過兩個輸入的話，當輸入端為1的數目是奇數。

實際使用上，這些閘是由更基本的邏輯閘組合成的。

XNOR 「同或」門╱「反互斥或」閘╱「互斥反或」閘╱「互斥或非」閘 只有其中一個輸入為高時，輸出為低；否則為高。

A ⊕ B ¯ {\displaystyle{\overline{A\oplusB}}} 或 A ⊙ B {\displaystyle{A\odotB}} 輸入 輸出 A B AXNOR B 0 0 1 0 1 0 1 0 0 1 1 1 BUF 「是」門╱同相器╱「同」閘╱中繼器 輸出一個與輸入相同的高低狀態。

A {\displaystyleA} 輸入 輸出 A BUFA 0 0 1 1 IMPLY 「蘊含」門╱「蘊含」閘 如果第一輸入為低時，輸出高，否則輸出與第二輸入相同的高低狀態。

A → B {\displaystyleA\toB} 輸入 輸出 A B AIMPLYB 0 0 1 0 1 1 1 0 0 1 1 1 NIMPLY 「蘊含非」門╱「蘊含非」閘 如果第一輸入為低時，輸出低，否則輸出與第二輸入相反的高低狀態。

A → B ¯ {\displaystyle{\overline{A\toB}}} 或 ¬ ( a → b ) {\displaystyle\lnot(a\tob)} 輸入 輸出 A B ANIMPLYB 0 0 0 0 1 0 1 0 1 1 1 0 通用邏輯閘[編輯] 參見：自足算子 查爾斯·桑德斯·皮爾士(1880–81的冬天)指出NOR閘可以單獨使用(或者NAND閘也可以)來產生其他邏輯閘的所有功能，不過他的這個研究一直到1933年才發表。

[2]在1913年，HenryM.Sheffer第一個發表NAND閘可以做出全部的功能的證明，也因此NAND閘的邏輯運算有時候也稱為謝費爾豎線(Shefferstroke)；NOR閘有時叫Peirce'sarrow。

[3]所以這些閘有時候叫做通用邏輯閘 參考文獻[編輯] ^1.01.1OverviewofIEEEStandard91-1984ExplanationofLogicSymbols（頁面存檔備份，存於網際網路檔案館）,Doc.No.SDYZ001A,TexasInstrumentsSemiconductorGroup,1996 ^Peirce,C.S.(manuscriptwinterof1880–81),"ABooleanAlgebrawithOneConstant",published1933inCollectedPapersv.4,paragraphs12–20.Reprinted1989inWritingsofCharlesS.Peircev.4,pp.218-21,GooglePreview（頁面存檔備份，存於網際網路檔案館）.SeeRoberts,DonD.(2009),TheExistentialGraphsofCharlesS.Peirce,p.131. ^HansKleineBüning;TheodorLettmann.Propositionallogic:deductionandalgorithms.CambridgeUniversityPress.1999:2[2016-03-05].ISBN 978-0-521-63017-7.（原始內容存檔於2021-04-26）.  外部連結[編輯] 「非」閘Java類比（頁面存檔備份，存於網際網路檔案館） 閱論編數位電路概念 數位訊號 布林代數 開關 組合邏輯電路 序向邏輯電路 同步 異步 真值表 卡諾圖 有限狀態機 米利機 摩爾機 硬體模塊 邏輯閘 與 或 非 同 與非 或非 互斥或 同或 蘊含 TTL 74190 CMOS 加法器 乘法器 編碼器 解碼器 數據多工器 閂鎖 暫存器 正反器 RS D JK T 儲存裝置 ROM RAM 類比數位轉換器 數位類比轉換器 IC、VLSI 定製程度（半、全） PLD PAL PLA GAL CPLD FPGA ASIC 設計 驗證 電子設計自動化（EDA） 硬體描述語言 Verilog VHDL 邏輯綜合 硬體驗證語言 SystemVerilog 閱論編數位系統組件邏輯閘 ·數位電路 ·積體電路(IC)理論布林邏輯 ·數位訊號處理 ·計算機系統結構應用數位音訊 ·數位攝影 ·數位視頻 規範控制 GND:4135908-2 NDL:01088538 取自「https://zh.wikipedia.org/w/index.php?title=邏輯閘&oldid=70490331」 分類：​電路數字電子集成電路隱藏分類：​包含GND標識符的維基百科條目包含NDL標識符的維基百科條目 導覽選單 個人工具 沒有登入討論貢獻建立帳號登入 命名空間 條目討論 臺灣正體 已展開 已摺疊 不转换简体繁體大陆简体香港繁體澳門繁體大马简体新加坡简体臺灣正體 查看 閱讀編輯檢視歷史 更多 已展開 已摺疊 搜尋 導航 首頁分類索引特色內容新聞動態近期變更隨機條目資助維基百科 說明 說明維基社群方針與指引互助客棧知識問答字詞轉換IRC即時聊天聯絡我們關於維基百科 工具 連結至此的頁面相關變更上傳檔案特殊頁面靜態連結頁面資訊引用此頁面維基數據項目 列印/匯出 下載為PDF可列印版 其他專案 維基共享資源 其他語言 AfrikaansአማርኛالعربيةAzərbaycancaБългарскиবাংলাBosanskiCatalàČeštinaDanskDeutschΕλληνικάEnglishEspañolEestiEuskaraEstremeñuفارسیSuomiFrançaisGalegoעבריתहिन्दीHrvatskiMagyarՀայերենBahasaIndonesiaÍslenskaItaliano日本語ქართული한국어KurdîLatinaLombardLietuviųLatviešuМакедонскиമലയാളംBahasaMelayuNederlandsNorskbokmålਪੰਜਾਬੀPolskiPortuguêsRomânăРусскийSrpskohrvatski/српскохрватскиසිංහලSimpleEnglishSlovenčinaChiShonaСрпски/srpskiSvenskaதமிழ்ไทยTürkçeУкраїнськаTiếngViệtWinaray吴语文言粵語 編輯連結